Chip 5 nm của IBM có thể tăng thời lượng pin lên gấp 4 lần, cải thiện hiệu suất tới 40%

IBM đã hợp tác với Samsung và GlobalFoundries (hãng gia công chip cho Qualcomm, AMD và nhiều cái tên khác) để phát triển quy trình xây dựng chip 5nm. Hai năm trước, hãng cũng công bố nền kiến trúc 7nm, trong khi Samsung sẽ tung ra thế hệ chip này vào năm tới. Thông báo mới của gã khổng lồ Mỹ là bước độ phá quan trọng trong mảng thiết kế vi xử lý.

IBM vừa tạo ra bước đột phá mới trong công nghệ vi xử lý

Chip 5nm sử dụng bóng bán dẫn cầu vòm ngang “gate-all-around” (GAAFET), với vật liệu cổng bao quanh bộ ba silicon nằm ngang, khác so với thiết kế vây dọc FinFET vốn được sử dụng trong hầu hết dây chuyền sản xuất hiện đại ngày nay. IBM tuyên bố FinFET cũng có thể giảm xuống kích thước 5nm, nhưng đó là mức thiết kế trần hiệu suất và lúc đó nó sẽ giới hạn dòng điện chạy qua lớp vây quá nhỏ. Theo Ars Technica, kiến trúc gate-all-around đơn giản hơn FinFET và có thể thu nhỏ lại thành 3nm.

IBM khẳng định, các dòng chip được thiết kế trên nền kiến trúc 5nm sẽ giúp tăng hiệu suất hơn 40% so với chip 10nm hiện nay với cùng điện áp. Thú vị hơn, nó tiết kiệm 75% điện năng. Ngoài ra, nhờ công nghệ quang khắc bằng tia siêu cực tím EUV cho phép điều chỉnh chiều rộng tấm nanosheet trên một thiết kế chip đơn, nhờ thế các nhà sản xuất có thể tinh chỉnh công suất và hiệu suất theo ý muốn.