Cuộc đua đến chip 4nm: sân chơi của một mình Samsung

Các dây chuyền sản xuất chip 7nm của TSMC, Samsung và GlobalFoundries dự kiến sẽ được đưa vào vận hành trong năm tới, sẵn sàng tung ra các bộ xử lý và các mạch tích hợp IC hiệu quả hơn cho các sản phẩm thế hệ kế tiếp. Intel dù đi sau một chút, nhưng cũng đang đầu tư mạnh mẽ vào kích thước node này.

Việc thu hẹp kích thước các bán dẫn xuống ngày càng nhỏ hơn cũng dẫn đến sự sụt giảm số lượng người chơi tham gia vào cuộc đua tạo ra các con chip gọn gàng hơn, do chi phí nghiên cứu, phát triển và sản xuất các linh kiện tiếp tục gia tăng. Tuy nhiên, điều này không ngăn cản các nhà gia công chip silicon đầu tư lớn vào việc nghiên cứu để đạt được bóng bán dẫn có kích thước còn nhỏ hơn nữa. Trong khi kích thước 7nm có thể chưa kịp ra mắt vào năm tới, nhưng cuộc đua tới kích thước 4nm đã sẵn sàng bắt đầu.

TSMC, người dẫn đầu trong cuộc đua 7nm, đang nhắm đến việc thử nghiệm quy trình 5nm vào khoảng năm 2019, hoặc cũng có thể phải đến năm 2020 hoặc thậm chí muộn hơn, trước khi bắt tay vào sản xuất sản phẩm thương mại.

Lộ trình sản phẩm hướng tới 4nm của Samsung.

GlobalFoundries hiện đang ở ngay sau TSMC trong chip 7nm, nhưng họ cho thấy có lẽ mình sẽ ở lại với mốc này trong một khoảng thời gian nữa, với ba thế hệ sản phẩm đã được lên kế hoạch khi công ty triển khai công nghệ EUV của mình. Vì vậy, kế hoạch 5nm của họ có lẽ sẽ không xuất hiện cho đến năm 2021. Trong khi đó, Samsung lại có một chiến lược tích cực hơn khi họ đã sớm đầu tư vào công nghệ EUV cho chip 7nm, và có thể vượt trước đối thủ của mình nếu họ vẫn bám theo lộ trình sản phẩm của mình.

Trong hội nghị ARM TechCon của năm nay, Samsung Electronic một lần nữa khẳng định lại tham vọng của mình cho công nghệ 7nm trong năm 2018, và sau đó sẽ nhanh chóng chuyển dịch sang 6nm, 5nm và thậm chí 4nm vào đầu năm 2020. Đây là thời hạn tham vọng hơn cả so với phần lớn các đối thủ cạnh tranh của họ, với TSMC đang ở gần nhất phía sau. Cho dù nó có vẻ khả thi, nhưng cũng giống như tham vọng của các đối thủ, kế hoạch này của Samsung hoàn toàn có thể bị đẩy ngược trở lại.

Công nghệ EUV (Extreme Ultraviolet Lithography)

Khi chúng ta tiếp cận với các chip 7nm vào năm tới, có lẽ cái tên công nghệ quang khắc siêu cực tím Extreme Ultraviolet Lithography sẽ được nhắc đến nhiều hơn. Samsung đang tiến thẳng tới công nghệ EUV khi họ chuyển sang chip 7nm vào năm tới, trong khi TSMC và GlobalFoundries lại không làm như vậy. Hai đối thủ này sẽ tiếp tục gắn chặt với kỹ thuật quang khắc chìm cho các bộ xử lý 7nm thế hệ đầu tiên, trước khi chuyển dịch sang EUV cho các thiết kế thế hệ thứ hai.

Khi các nhà gia công chip hướng tới việc thu hẹp khoảng cách xuống dưới 5nm, EUV là một khoản đầu tư cần thiết. Kích thước các bộ phận nhỏ hơn cũng sẽ kéo theo các vấn đề về độ chính xác, tốc độ sản xuất, và hiệu quả chi phí so với các kỹ thuật quang khắc truyền thống.

Cỗ máy quang khắc EUV của hãng ASML.

Chuyển sang EUV và sử dụng các bước sóng ngắn của nó để khắc vào các kích thước nhỏ sẽ giúp giải quyết vấn đề về độ chính xác ở các node nhỏ hơn, và trong dài hạn, có thể cải thiện hiệu quả và chi phí. Việc áp dụng sớm công nghệ EUV của Samsung cho phép họ đi trước trong vấn đề này, vì vậy kỹ thuật sản xuất của họ sẽ hoàn thiện nhanh hơn trong cuộc đua tới kích thước 6nm và thấp hơn nữa.

Để đạt tới các mốc 5nm và 4nm, các nhà sản xuất tấm silicon không chỉ phải áp dụng công nghệ EUV mà còn phải hướng đến mục tiêu xa hơn, vượt ra ngoài thiết kế FinFET (fin field effect transitor) để tránh các vấn đề sẽ gặp phải với những bóng bán dẫn có kích thước còn nhỏ hơn nữa.

Vượt ra ngoài giới hạn của FinFET

Bên trong smartphone của bạn, các bộ xử lý được xây dựng dựa trên việc sử dụng các bóng bán dẫn hiệu ứng trường oxit kim loại (MOSFET). Các bóng bán dẫn hoạt động bằng cách đưa dòng diện qua lại giữa nguồn và đường dẫn, được điều khiển bằng hiện điện thế và dòng điện đặt vào cổng. Việc đảo chiều dòng điện qua cổng dẫn sẽ bật tắt các bóng bán dẫn này.

Trong một bộ xử lý, các bóng bán dẫn này có thể được xây dựng theo những cách khác nhau để đảm bảo dòng điện chính xác sẽ đi qua kênh dẫn và duy trì khả năng tiêu thụ điện ở mức thấp.

Thiết kế GAAFET với các dây dẫn nano được đặt xuyên qua cổng dẫn trong bóng bán dẫn.

Nanomet là kích thước nhỏ nhất của một con chip có thể sản xuất bằng bất kỳ kỹ thuật nào. Kích thước này thường là cổng MOSFET. Thông thường, bóng bán dẫn càng nhỏ, bạn càng có thể đưa thêm vào chip, hạ chi phí cho tấm silicon xuống và tiết kiệm năng lượng hiệu quả hơn nhờ vào việc hạ thấp hơn hiệu điện thế trên cổng do khoảng cách gần với các bóng bán dẫn.

Tuy nhiên, việc thu nhỏ kích thước này cũng sẽ mang lại các thách thức về việc duy trì kiểm soát tĩnh điện khi đảo chiều kênh, và đem lại hiệu suất ổn định trên con chip khi các bóng bán dẫn trở nên nhỏ hơn.

Hiện nay, khi các thiết kế FinFET trở nên ngày càng mỏng hơn, sự thay đổi chiều rộng của kênh có thể gây ra sự biến đổi không mong muốn và hiệu ứng tĩnh điện yếu hơn, có khả năng ngăn không cho các bóng bán dẫn hoạt động như mong muốn. Để tránh phải vấn đề này, các kỹ sư đang tìm kiếm các thiết kế bóng bán dẫn mới, với giải pháp tốt nhất ở kích thước dưới 7nm là nhiều GAA (Get-All-Around) FET.

GAAFET giúp giải quyết các vấn đề bằng cách tăng diện tích bề mặt cổng của bóng bán dẫn tiếp xúc với kênh dẫn, tạo ra mức điện dung lớn nhất khi ghép cặp giữa cổng và kênh dẫn. FinFET là bước đầu tiên của hướng thiết kế này khi mang lại hai điểm cho cổng tiếp xúc, ở bên phải và trái của tấm fin.

Ảnh chụp mặt cắt ngang chip GAA FET của Imec với 2 dây dẫn nano chồng lên nhau.

Trong GAAFET, một kênh dẫn dây nano được kẹp xuyên qua cổng. Thiết kế này không chỉ mang lại một khu vực tiếp xúc bao quanh dây dẫn, mà còn cho phép hoạt động hiệu quả hơn với nhiều cổng, thường từ hai đến bốn cổng, để điều khiển dòng điện chạy qua bóng bán dẫn. Về lý thuyết, điều này sẽ giup mang lại khả năng thay đổi hiệu suất ổn định hơn.

Hợp tác với IBM, Samsung và GlobalFoundries đã tiết lộ con chip silicon 5nm đầu tiên trên thế giới, dựa trên công nghệ EUV và thiết kế GAAFET vào đầu năm nay. Trong lộ trình sản phẩm gần đây của Samsung, công ty dự kiến sẽ ra mắt công nghệ GAA vào thời điểm họ đạt đến mốc 4nm, để thay thế cho FinFET sẽ cạn kiệt không gian sau kích thước 5nm, thậm chí bằng các loại vật liệu mới. Nhược điểm của GAAFET là việc đi dây nano khó chế tạo hơn nhiều so với FinFET truyền thống, và vì vậy quy trình này sẽ trở nên đắt đỏ hơn nhiều.

Tổng kết

Mặc dù người tiêu dùng sẽ không được hưởng lợi từ những con chip 7nm cho đến tận năm 2018 hoặc 2019, việc triển khai các công nghệ thiết yếu để giảm kích thước chip xuống sâu hơn nữa đã bắt đầu được tiến hành. Samsung đã rất mạnh miệng về kế hoạch của mình và cũng như tự tin rằng, lộ trình EUV và GAAFET của họ sẽ đạt tới mốc 4nm trước các đối thủ khác. Samsung sẽ cần chiến thắng này, khi họ đã để TSMC qua mặt mình trong cuộc đua 7nm.

Tất cả những điều trên cho thấy, Samsung không phải nhà gia công chip duy nhất có trong tay công nghệ EUV và GAA, và chúng ta sẽ thấy nỗ lực từ các công ty khác sẽ dần trở nên rõ ràng hơn trong năm tới hoặc xa hơn nữa. Samsung đã nhanh chóng đưa ra kế hoạch đầy tham vọng của mình, nhưng việc chậm trễ hay bị trì hoãn không phải là điều hiếm gặp trong ngành gia công chíp.

Chúng ta vẫn phải đợi thêm một thời gian nữa để biết thêm các chi tiết về các chip dưới 7nm của TSMC và GlobalFoundries, những hãng có lẽ đang ở không xa phía sau Samsung. Tất nhiên, vẫn còn nhiều điều khác nữa để xây dựng nên những con chip tốt nhất, chứ không chỉ đơn giản là người đầu tiên đạt điểm nút nhỏ hơn.

Dù sao đi nữa, Samsung rõ ràng vẫn là người đang tiến về phía trước nhanh nhất. Dựa trên các dự đoán của mình, công ty có thể bứt khỏi các đối thủ khác vào đầu năm 2020. Cuộc đua đến chip 4nm dường như chỉ để giành lấy vị trí thứ hai sau Samsung.

Tham khảo Android Authority